自己紹介補足
1980年にソニー入社以来、2015年に定年後も現在に至るまで、一貫してLSI設計ツール、特にSpiceを土台とするアナログ、ミックスドシグナル系のシミュレーション、設計自動化技術を追求し続けています。自分にとって最も大きな経験は米国Cadence社とユーザー企業7社で行ったアナログ開発同盟への参加でした。7年間ソニー代表を務め、先端技術開発や国際交流等色んな意味で鍛えられました。LSI設計ではデジアナ問わず検証ツールに強みがあり、またMOSモデルパラメータ抽出や論理ライブラリ生成ツールも開発しました。1983年のDAC(Design Automation Conference)で論文賞を頂くなど、総計で内製ツール10本余りの開発を担当、リードしました。ここ10年では、統計処理、論理等性価検証、3次元シミュレータ(光、デバイス、電磁界等)開発、CMOSセンサ設計検証実務も行いました。現在は新しいSpice (Alps:GPUを利用した超並列処理) の開発と技術サポートがメインの業務となっております。サクセス社においては [研修テキスト] に示すような講座を担当しています。
I joined Sony in 1980, retired in 2015 and then still now, I have been always seeking good design automation technology in analog and mixed-signal area based on Spice. For me, the most impressive experience was Cadence(USA) Analog Alliance with 7 user companies which gave me various kind of good opportunities to brush up myself. In this alliance, I was the representative of Sony, could touch leading edge technology development and be in international discussions. I have my strong points in verification both in analog and digital. I even developed MOS model parameter extraction and logic library generation. I led the development of more than 10 internal EDA tools in Sony and got the best paper prize at DAC83 (Design Automation Conference). In the last decade, I have worked in statistical analysis, logic equivalence check, 3-dimensional multi-physical simulators (light, semiconductor device and electro-magnetic) development and performance verification of CMOS sensor. Now I'm doing development and technical support of new Spice (Alps: Ultra Parallel simulation on GPU) is my major job. In Success International, I'm in charge of the technical courses shown in
|
職歴 |
期間 |
主な職務履歴 |
|
|
1980－1984 |
CMOS及びECLゲートアレイのシステム立ち上げ、設計フロー開発。 |
|
1981－1982 |
静的タイミング検証のRC遅延計算、DAC83 論文賞。 |
|
|
1984－2015 |
アナログ、ミックスドシグナル、デジタルの設計自動化技術の研究・開発を先導。組織運営その他。10本の内製ツール開発。学会活動。 |
|
|
1989－1996 |
Cadence社と国内外7社とのアナログ設計環境共同開発同盟(Analog Alliance)のソニーリーダー。米国Silicon Valley赴任2年、SpectreとADEの開発に成功。Cadence社がこの世界のリーダーに。 |
|
|
1992－2008 |
電通学会他各種学会活動、DAC、ASPDAC論文委員、国内外大学との共同研究を推進、社外発表 |
|
|
1998－2002 |
ソニーLSI福岡デザインセンター立ち上げ。5人→200人規模に成長。 |
|
|
2000－2010 |
国内外大学、業界の有識者を講師として招き技術セミナーを企画・主催 36件 |
|
|
2010－2011 |
ブラジルのLSI設計教育に指導者として参加。半年＠ブラジル (経産省の要請) |
|
|
2012－2015 |
アナログ歩留まり解析、高速IFタイミング検証、デバイスSim |
|
|
トレメンダステック |
2016.03.30－ |
個人事業主登録 |
|
ホロール・テクノロジー(株) |
2015 - 2022 |
マルチフィジクス 3次元シミュレータの開発。CMOSセンサの特性検証。NanoSource(回路Sim)の開発、技術サポート |
|
Solido Design Automation Inc. |
2016－2018 |
アナログ回路の歩留まり統計解析。日本の顧客の技術サポート。 |
|
サクセスインターナショナル(株) |
2017－ |
主にLSI設計技術研修の企画、テキスト作成、講師。 |
|
Xloud (株) |
2023 ― |
Alps (回路Sim)の開発、技術サポート |
|
Career |
Period |
Major achievement |
|
Sony Corp.
|
1980－1984 |
Design flow and library development of CMOS and ECL gate array。 |
|
1981－1982 |
RC wire delay calculation for static timing analysis, the best paper at DAC83 |
|
|
1984－2015 |
Management and R&D of analog, mixed signal design automation and digital sign-off verification. More than 10 internal tools, Academic activity. |
|
|
1989－1996 |
The leader of Cadence Analog Alliance representing Sony with 7 other international companies for 7 years. Actually, stayed in Silicon Valley for 2 years. Succeeded to develop Spectre and ADE which made Cadence the No. 1 company in this area. |
|
|
1992－2008 |
Academic activity such as a secretary of IEICE/VLD. Associate editor or chairman at DAC, ASPDAC or some others. Facilitated 5 joint projects with universities including UCB and London. Many public technical presentations. |
|
|
1998－2002 |
Started up Sony LSI Design, Fukuoka design center and brought it up from 5 to 200 engineers. |
|
|
2000－2010 |
Promoted 36 technical seminars inviting Japanese and overseas researchers. |
|
|
2010－2011 |
Worked as a tutor of LSI design education in Brazil for 6 months, requested by the Ministry of Economy. |
|
|
2012－2015 |
Analog Sign-off, High-Speed IF Timing Analysis, Device Simulator |
|
|
Tremendous Tech |
2016.03.30－ |
Registered as a sole proprietor. |
|
Holor Technology Inc. |
2015－2022 |
Development of multi-physical 3-dimensional simulators. Performance verification of CMOS sensor. Development and technical support of NanoSource, a circuit simulator. |
|
Solido Design Automation Inc. |
2016－2018 |
Supported Japanese customers of an analog design yield analysis tool. |
|
Success International Inc. |
2017－ |
Mainly plan, write and lecture LSI design methodology classes. |
|
Xloud Inc. |
2023 － |
Development and technical support of Alps, a circuit simulator. |
1983 DAC
(Design Automation Conference)
Best Paper Award
Kimihiro Ogawa
SPICE講座 ～解析アルゴリズムとオプション設定～
SPICEを上手に使うため、内部アルゴリズムから実践的オプション設定法まで実習を交えて説明します。6時間×2日(相談可)
LSIの低電力化の勘所
LSIの低電力化は様々な技法を駆使しての総合技術です。網羅的に説明すると同時に実習を行って、夫々がどの程度効果があるのかを理解します。 6時間×1日(相談可)
CMOSイメージセンサ
アナログ回路の基礎とシミュレーション方法
代表的なCMOSイメージセンサの構成回路とその特性を検証するためのSpiceシミュレーション手法を理解します。 6時間×1日(相談可)
Spiceの高度な解析技術
DC、AC、Tran等基本解析の上に開発された寄生素子縮退、過渡雑音解析や高周波RF回路用の時間-周波数混合解析等の高度な解析技術のアルゴリズムと利用に当たっての留意点を説明。6時間×1日(相談可)
アナログLSI回路の設計歩留まり検証技術
アナログ回路の設計合否判定で重要となる ばらつき／設計歩留まり検証を行う際のFast/Slowコーナーの問題点を指摘し、正しい検証手順を実習を交えて説明します。6時間×2日(相談可)
電気系 一般工学知識
新入社員や文系の方の為の電気系基礎知識を図や動画を豊富に使って説明します。無線通信全盛の現在を意識しています。6時間×1日(相談可)
半導体メモリの基礎と最新技術動向
記憶装置の中核をなし、HDD: ハードディスクドライブすらも置き換えつつある半導体メモリ、その基礎と応用、最新動向について学びます。 6時間×1日(相談可)
LSI製品と設計の動向
LSIに対する社会的な要請や微細化技術の発展に伴う製品及び設計の動向を説明します。6時間×1日(相談可)
高度ポリテクセンター個別講座へのリンク
～2022年度分 更新されました ～
コース番号 T0831 半導体メモリ活用技術 (Sep.15,16)
コース番号 T0571 実習で学ぶLSIの低電力化の勘どころ (Sep.29,30)
コース番号 T0841 シミュレーションで学ぶCMOSイメージセ ンサのアナログ回路設計技術 (Oct.27,28)
グローバルネット社個別講座へのリンク
開発に関わったEDAツール一覧
Xloud社 (現在)
Alps (Empyrean社) 超高速高並列Spice 2015～
独自のRC等価回路生成とGPU向け超多並列行列演算を利用した超高速多並列Spiceの開発・サポート
Holor社(～2022)
XXXExact 多目的3次元シミュレータ 2015～2018
回路シミュレータの技術を発展させ、半導体デバイス、光学、電磁波、寄生素子抽出、熱 等のシミュレーションが超高速に可能なツール(多数)の開発
ソニー時代 (～2015)
EDEN 設計基準作成 2004～
かつて0.25μの設計マージンの検討を担当した経験から、それを発展して、設計マージンをぎりぎり削るためには設計チップ毎に設計フローやチップの使用環境を考慮してマージン設定する必要があることを学んだ。それを具体的な形にしたのがこのEDENである。特に0.18μから顕著になったマージン計算依頼業務を最初は手作業でこなしていたが、それを自動化した。
CCTomato 基本セル特性抽出 2001～
CCTomato開発以前はSynspec (EXD社)を使っていた。特性抽出はセルのレイアウトから論理Libを生成するものであるが、特性の測り方に各社のノウハウがありなかなか汎用品で事足りる訳ではなく、さらに年々項目が追加されるので常にエンハンスしていないと役に立たなくなる。Synspec導入においては、事実上共同開発であり、手間やアイデアをふんだんに提供した。しかし、後にEXD社がCadence社に買収されSynspecが開発中止になったことから、特性抽出で他社に頼ることの危険を実感し自社開発に切り替えた。0.18μ以降のライブラリー生成にフル稼働している。予想通りSignal Integrityや信頼性問題など、どんどん盛り込む内容が追加され、市販品ではとてもタイムリーに提供できなかった。
Pangi 電源解析 1997～
それまで論理回路ではVddとGNDは理想的な電源と考えられていた。しかしDRAMの同時スイッチングの解析からそれが間違った前提であることが判明。論理チップにおける電源IRDropの解析の必要性を実感した。しかし当時市販品はなく、自主開発に踏み切った。まだ論理設計者でこの重要性に気付いている人は稀であった。結果PangiをPS2のGSチップ設計に適用し、電源配線の不備を発見したことにより一気に社内で有名となり、以降Pangiでの検証がサインオフ時の必須項目となった。Pangiは配線のEM検証も行う。
Pastel メモリー特性抽出 1996～
SoC設計用にメモリージェネレーターを提供しているが、同時にそのメモリーの電気特性をライブラリー化する必要がある。基本セルと違ってメモリーはサイズが大きく、しかもジェネレーターでは任意のサイズ指定が可能なため、その特性を前もってライブラリーに準備しておくには手間もシミュレーション時間も膨大な作業となる。そこでここを自動化した。
ソニー時代 (～2015) 続き
neatGraph アナログ波形表示 1993～
Artistの導入により設計業務の中心がUNIX WSに替わってきたため、MSColorに代わる波形表示ツールを開発。利用者数からは最大のヒット作になった。社内ライセンス数は500を越えた。
Cadence社 ADE アナログ設計環境 1989～1996
ソニー代表としてCadence Analog Allianceに参加。Cadenceとユーザー企業7社、7年間の大きな開発同盟にて様々なアナログ系ツールの開発に貢献。Cadence社がアナログEDAを支配する原動力となった。
E3G ECL GA設計システム 1987～1992
ECL GAの設計システムをMentor社のフレームワーク上に開発。論理設計からレイアウト、検証、ドキュメンテーションまでの総合システムを1年で開発した。
Captain 階層Spice 1985～1986
Spiceの高速化は永遠のテーマである。この時はNode Tearing法を使って高速化に取り組んだ。しかし計算が不安定で失敗。今でこそ問題がTrモデル計算部にあったことが分かっているが、当時は原因が掴めず打ちのめされた思いであった。
MSColor アナログ波形表示 1984～1987
当時Spiceの波形出力は132文字のキャラクターでプリントされていた。それをHPのグラフィックディスプレイとペンプロッターに出力するように変更。値もそれまでの補間値からSpiceの内部データに切り替えて精度を上げた。設計者には大変喜ばれた。
AESOP MOS Tｒ 抽出 1983～1990
MOS Trの測定を行いモデルパラメータを合わせ込むツール、それまでは測定も合わせ込みも手作業で行われており非常に非効率かつ人依存になっていた。Stanford大学が開発したSUXESをベースに容量モデリングや測定器との接続部分を追加開発。この後商用ベースのモデリングツールが登場。
TVS スタティックタイミング解析 1982～1984
1983年のDAC Best Paper受賞
当時としては先進的な考え方であったStatic Timing解析ツール。現在ではSynopsys社のPrimeTimeが代表的。今でこそ当たり前のディジタル回路タイミングサインオフツールであるが、ソニーで皆さんが使うようになったのは2000年近くになってからである。つまり開発が早過ぎて使われなかった。この中に収めたRC遅延計算ツールもまた使われだしたのは1995年頃からであり、10年早かった。
過去に主催した技術講座一覧
|
実施年月日 |
講師 |
タイトル |
|
2005 |
Dr. Kenneth S Kundert |
RF Simulation |
|
05 |
Dr. Min-Chie Jeng and Dr. Zhihong Liu |
MOS model |
|
06.01 |
静岡大学 浅井秀樹 教授 |
零、極、AHDL 等 ? |
|
05.11.21 |
静岡県立大学 渡邉貴之 講師 |
電磁界シミュレータ、寄生LC抽出 |
|
05.08.01 |
中央大学 築山修治 教授 |
統計的タイミング解析 |
|
05.06.22 |
横浜国立大学 新井宏之 教授 |
RFIC向け電磁界解析手法比較解説 |
|
05.05.23 |
北九州市立大 鈴木五郎 教授 |
大規模RCL回路の縮退技術 |
|
05.04.26 |
神奈川工科大学 奥村万規子教授 |
時間・周波数混合解析 |
|
05.03.23-24 |
北九州市立大学 中武繁寿 助教授 |
アナログ自動レイアウト |
|
05.03.18 |
大阪大学 橋本昌宣 助教授 |
遅延／Xtalk計算法 |
|
04.12.22 |
芝浦工業大学 宇佐美公良 助教授 |
リーク電流低減技術 |
|
03.09.08 |
静岡大学 浅井秀樹 教授 |
LSIとボード協調設計 |
|
03.07.07 |
早稲田大学 木村晋二 教授 |
論理検証、タイミング解析 |
|
03.06.23 |
広島大学 岩田穆 教授 |
基板結合雑音解析、アナログ設計 |
|
03.02.25 |
京都大学 小野寺秀俊 教授 |
サインオフ関連技術 |
|
03.02.24 |
東京工業大学 藤井信生 教授 |
アナログ回路合成 |
|
03.02.04-05 |
九州市立大学 中武繁寿 助教授、梶谷洋司 教授 |
自動レイアウト |
|
02.12.19 |
広島大学 三浦道子 教授 |
トランジスタモデル |
|
01.12.13 |
九州大学 松永裕介助 教授 |
論理合成 |
|
01.10.29-30 |
奈良先端大学 木村晋二助 教授 |
論理検証、タイミング検証 |
|
01.09.17 |
九州工業大学 梶原誠司助 教授 |
テスト技術 |
|
01.08.23-24 |
北九州市立大 中武繁寿助 教授 |
自動レイアウト |
|
時期不明 |
徳島大学 牛田明夫教授 |
RF Simulation |
|
横浜国立大学 足立教授 |
Spice |
|
|
静岡大学 浅井秀樹教授 |
Spice |
|
|
香川大学 丹治裕一助教授 |
RCリダクション |
|
|
九州大学 安浦寛人教授 |
高位設計 |
2020.01.30 電子情報通信学会 招待講演
回路とシステム(CAS)研究会 招待講演 に関する弊社 加藤 と 発表者 小川 のQ&A
あらまし
MOSアナログ回路の設計歩留まりを保証するためのサインオフ検証ではデジタル回路のサインオフとは異なる検証方法が必要な事は以前から知られている。特にデジタルで使われる Fast/Slow と言うドレイン電流 Ids の Max/Min だけに着目した基準では正しい検証が出来ない。しかしながら，設計現場ではデジタルと同じ考えでの検証方法が伝統的に使い続けられていて，検証が正しく出来ていないため，結果的にオーバースペック，アンダースペックの問題を起こしていると推測される。この講演ではその問題点を再確認しあるべき検証の姿を示す。アナログ設計検証改善への一石となることを願っております。
加藤：電気情報通信学会のCAS委員会で招待講演をされました。評判は如何でしたか？
小川：当日は学生発表の多い会だったので、学生の聴講が多いと聞かされていましたが、出席者約25名のうち20名前後は大学の先生と企業からの参加者でした。質疑は大変活発でご満足頂いたように思います。
特にアナログ、差動回路では、グローバルばらつきよりもローカルばらつきの影響が支配的になる事がある という実験例は驚きだったのではないでしょうか？
加藤：アナログICは、今後も益々重要になると思います。今回のご発表が業界の発展に役立つことを期待しています。
小川：もし、ご興味ありましたら、まず私の「アナログLSI回路の設計歩留まり検証技術」の講義を受けて頂きたいと思います。その上で各社の検証フローの改善業務が必要でしたら、個別にお手伝いしたいと思います。
加藤：このような高度な技術を取得されるまでに、どのような努力をされたか？若い後輩達への指針をお願いします。
小川：研究開発の為に行ったことは
・社内アナログ設計者との意見交換
・設計歩留まりを落とす様々なばらつき要因の分析とシミュレーションへの取込み
・従来のデジタル流の発想から転換するためにアナログとの違いを明確化
・統計処理、先端ばらつき解析ツールの最新手法をお勉強
・先端ばらつき解析ツールの技術サポートを通じて国内各社の現状を理解
と言ったところです。私の専門はEDAです。日本では、もう、EDA会社からツールを購入して中身に関しては何も考えない…という状況が20年以上も続いています。それでは設計に対してもEDA会社に対しても、言われるがままのの下請け的な仕事しか出来ません。アルゴリズムレベルから勉強して、設計にもEDA会社にもどんどん積極的な提案が出来て、EDA会社のセールストークに騙されない、右往左往しない力を付けて欲しいです。
加藤：本日は貴重なお話を伺うことができて有難うございます。
小川：こちらこそありがとうございました。